https://www.myziyuan.com/
- 苏棠源码
- I2C总线接口协议设计和FPGA实现摘要：简要介绍了I2C总线规范，并提出了一种基于FAGA的I2C总线接口协议的设计方法，并提供了仿真结果。关键词：I2C总线; FPGA; Verilog HDL0简介I2C总线是菲尔普斯开发的串行传输总线，通过串行时钟SCL和串行数据线SDA完成全双工数据传输。 。由于它具有较少的电缆，多主机控制，总线仲裁和同步等，因此广泛用于各种领域，并已成为全球工业标准。本文将当前的研究项目结合使用Ver-ILOG HDL语言来设计FPGA上的I2C总线接口功能。 1传输I2C总线时，传输I2C总线数据，并在那里在时钟的高电平期间必须是数据线上的稳定逻辑电平，并且高电平是数据1，低电平是数据0。允许数据线的级别才能在时钟线时更改低的。启动信号：在时钟线的高电平期间，当I2C总线被高电平激活到低电平时，数据线启动I2C总线，以及I2C总线的起始信号。终止信号：当时钟线保持在高电平的数据线时，I2C总线的数据传输将停止I2C总线，并且停止I2C总线的终端信号。应答信号：当发送I2C总线数据时，发送每个字节数据后必须存在响应信号。响应信号显示在第九时钟，接收器OUTP上UT是响应信号（a），输出高电平是非应答信号（-a）。图1是完整的数据传输。 8位双向数据线（数据总线），1位时钟（CLK），2位控制线（驱动器和R / -W），握手线（MCF），串行时钟（ SCL）和串行数据线（SDA）是14位输入输出引线。 EDA模块的主要功能是完成并行数据和串行数据的转换，并且在转换过程中串行数据的输入和输出必须符合I2C总线规范。分频器：由FPGA的锁相环输出的稳定时钟信号，由于频率很高，必须通过频率模块输出满足I2C总线要求的数据传输速率。 I2C总线接口控制TIM逻辑块：生成I2C总线数据传输的所有定时控制逻辑，这是该I2C模块的核心。数据锁存器：根据读写使能信号（R / -w）存储或传输要接收的数据。移位寄存器：根据定时控制逻辑模块的控制下根据读/写使能信号（R / -w）正确处理数据。 3 Verilog HDL码设计由于I2C总线传输协议众所周知，I2C在传输过程中具有多个固定状态，因此我们使用同步状态机设计I2C模块。主状态机有5个状态：空闲，启动，传输数据（TX），接收数据（RX），停止（停止）。空闲：I2C总线处于空闲状态。开始：当驱动信号开始在高电平下操作I2C模块时，d基于（R / -W）输入下一个状态。 Tx：当（R / -W）为“0”时传输数据。 RX：当（R / -W）为“1”时接收数据。停止：当数据传输时，跳入停止状态。状态转换图表如图3所示.4为I2C总线服务设计的4仿真验证系统调试主要是看串行时钟（SCL）和串行数据线（SDA）的输出符合I2C总线规范。为此，我们在I2C模块中即时启用两个模块主机和从站，并使用ModelSIM 6.0模拟设计了顶端模块来调用主设备和从站。从图4和5中显而易见的是，当主的驱动线很高并且R / -W线路低时，I2C模块操作，生成起始信号开始，并在SDA线中传输8位数据，以及SCL线发送9个时钟脉冲信号，等待MCF，如果从属响应，MCF很高，继续发送5个结论从仿真结果的主机和从属接口的读写时序，整个时间满足I2C总线协议的时序要求，以及写入I2C接口模块的Verilog HDL代码。我已成功下载到Altera的EP2S90F1020C5设备和模拟I2C总线接口功能，基本实施项目要求。下一个字节数据，直到生成终端信号停止，SDA线和SCL是高电平，并且终止传输数据，等待下一个启动信号开始。同样，当从驱动线路高时，I2C模块操作，R / -W线路在收到'1'时开始。当MCF为“1”时，从机响应主机，此时可以保证所接收数据的准确性。当终止信号停止发生时，终止数据接收，等待下一个启动信号开始。图4和5精确地反映了主设备的功能发送3字节数据和从站以准确地接收3字节数据。参考文献[1] HE LIMIN.I2C总线应用系统设计[M]。北京航空航天大学出版社，2004年出版社出版社。[2] xia yu wen。Verilog数字系统设计教程[m]。北京航空航天大学出版社，2005年出版社出版社。[3]吴继华，王成.LTERA FPGA / CPLD设计（高级）[M]。人民邮电出版社，2005年。
- 2021-09-02 13:49:22
- 售微星二开源码
- 让我们来看看以下在线，你应该是学习的原则和应用，当你做实验时，有这些设计，但现在我忘了有一个不同的多通道数据收集器。该设计详细说明了51系列微控制器。多数据收集器的设计过程。首先，通过分析市场上多个数据收集器的当前状态，总结了数据收集器的现状，这揭示了该数据收集器的重要性，主要是达到高质量和低价格的目的。其次，这种设计描述了多个数据收集器的设计思想，从而开发了相对合适的解决方案，然后根据本方案开发特定电路。电路stru.CTHET主要基于Intel制造的SST89F58芯片，然后设计了相应的外围电路。该设计描述了多路复用数据收集器的功能，系统可以分为六个主要功能模块，这将在第2部分中具有详细说明。总而言之，系统电路设计框架的内容在第2部分完成。第三，为了清楚地描述电路结构中的一些重要电路，在本设计中，对主应用硬件及其使用方法进行了详细的介绍。第四，在本设计中使用的软件驱动程序在第4部分中进行了详细说明。在第4部分中，您可以进行框图使用的过程的一般描述，然后是特定的a设计了SSEMBLY语言程序。因此，这种设计已经详细介绍了硬件或软件，并充分了解使用SST89F58芯片制造多个数据收集器的优势。多通道数据收集器适用于各种现场自动化监控和控制，具有稳定的性能，可靠性高，响应速度快;收集器允许用户根据使用的需要配置不同的电源输入和配置电源输出接口，可以提供给系统传感器的电源。系统通信接口使用具有隔离电源的RS-232 / RS-485标准串行接口，可以轻松访问中央集中控制系统。关键词：多路复用数据收集器Microco控制器ST89F58 GAL22V10
- 2021-09-02 13:47:28
- 好牛通
- 基于高速A/D的数据采集系统设计与基于高速FPGA的数据采集系统设计的区别,高速A/D的数据采集系统肯定是用到模数转换了采集模拟量，一般这样的系统是会强调多路采集数据和高分辨的AD。高速的FPGA数据采集系统往往设计到多个外界模块的数据采集，一般是各种传感器采集外界环境的变化量
- 2021-09-02 13:47:28
开通会员